（原标题：EUV光刻乱伦故事，迎来挑战者）

要是您但愿不错平时碰面，宽待标星保藏哦~

来源：本体编译自IEEE，谢谢。

2024年9 月，佳能推出了首款商用版块事，该本事有朝一日可能会颠覆泉源进的硅芯片制造工艺。这项本事被称为纳米压印光刻 (NIL) ，能够对小至 14 纳米的电路特征进行图案化，从而使逻辑芯片能够与咫尺量产的英特尔、AMD和Nvidia处理器相失色。

NIL 系统的上风可能会挑战咫尺主导先进芯片制造的 1.5 亿好意思元机器——极紫外 (EUV) 光刻扫描仪。要是佳能的展望正确，其机器最终将以极低的资本提供 EUV 质料的芯片。

该公司的步履与EUV系统彻底不同，后者由荷兰ASML 公司独家制造。这家荷兰公司选择的工艺特地复杂，滥觞使用千瓦级激光器将熔融的锡滴喷射成等离子体，发出波长为 13.5 纳米的光。然后，这种光通过特等的光学器件穿过真空室，从图案掩模上反射到硅晶圆上，将图案固定在晶圆上。

比较之下，佳能的系统（已委派给好意思国国防部支撑的研发定约德克萨斯电子讨论所）似乎浮浅得好笑。浮浅来说，它将电路图案印在晶圆上。

纳米压印光刻：更小、更低廉

NIL 的肇端工艺近似于光刻工艺。它使用聚焦电子束在“掩模”上刻划图案。在 EUV 中，该图案被镜子捕捉，然后反射到硅片上。但在 NIL 中，使用由石英制成的所谓主掩模或模具来创建多个一样由石英制成的复制掩模。

然后将复制掩模径直压在涂有液态树脂（称为抗蚀剂）的晶圆名义上，就像压印钤记一样。然后使用汞灯发出的紫外线（20 世纪 70 年代用于芯片制造的那种）来固化树脂，并将掩模从晶圆上取下。这么，主掩模上的交流图案就被压印在硅片上的抗蚀剂上。就像基于光刻的芯片制造一样，该图案带领制造晶体管和互连所需的一系列蚀刻、千里积和其他工艺。

印第安纳州普渡大学顶点环境材料讨论中心主任、EUV 光源巨匠Ahmed Hassanein暗意：“这看起来是一种浮浅而艰深的步履，不错鼓吹无光源纳米光刻本事，已矣高精度图案化。与 EUV 系统比较，该系统还具有耗电量更少、购买和运行资本更低的上风。”

佳能宣称，与 EUV 比较，这种径直搏斗步履需要的步履和器具更少，从而使经由更浮浅，操作资本更低。举例，与选择 250 瓦光源的 EUV 系统比较，佳能忖度 NIL 仅挥霍十分之一的能量。

此外，NIL 占用的晶圆厂洁净室地板空间更小，何况特地贵重。如今的 EUV 系统与双层巴士一样大，约 200 立方米。但一套由四个 NIL 系统构成的集群占用的体积还不到这个数字的一半（6.6 x 4.6 x 2.8 米），不外还需要一个掩模复制器具，占用另外 50 立方米的空间。

20 年内已矣买卖化 NIL乱伦故事

但这种浮浅性是在漫长而慷慨的开垦过程之后已矣的。二十多年前，当佳能于 2004 岁首始发奋时，一些讨论实验室还是初始开垦 NIL 本事。2014 年，为了加速程度，佳能收购了位于德克萨斯州奥斯汀的 Molecular Imprints， Inc . (MII)，该公司是该本事的早期教悔者。这家子公司改名为佳能纳米本事公司，咫尺是 NIL 开垦的好意思国研发中心。

然则，即使 MII 加入了佳能的研发器具箱，该本事也花了 20 年时辰才推向市集。佳能光学产物业务副首席履行官 Kazunori Iwamoto在位于东京以北 100 公里的宇都宫的 NIL 坐褥基地向IEEE Spectrum暗意，在此时间，佳能必须滥觞几个高难度的工程拆开。

在大无边芯片制造中，光刻胶（即用于保捏电路图案的团员物树脂）会均匀地涂在晶圆名义。但这关于 NIL 来说行欠亨，因为在压印过程中，饱胀的树脂会从掩模下方渗出，喧阗下一次压印操作，从而导致舛错。因此，佳能运用其喷墨打印本事，以最好量涂抹抗蚀剂，以匹配电路图案。此外，光刻胶的毛细力也经过优化，可在搏斗时将材料吸入掩模的蚀刻图案中。

佳能还必须夺目在压印过程中晶圆和掩模之间出现气泡，因为气泡会影响器具将掩模与晶圆上已有的任何电路特征对皆的智商。惩处决议是诡计一个可膺惩的掩模，中间部分较薄。在压印过程中，滥觞对掩模中间施加压力，这会将中心向外推，使其滥觞与光刻胶搏斗。然后，两个名义之间的搏斗不时向外径向鼓吹，迫使空气从旯旮排出。这与你在给智高东说念主机贴屏幕保护膜时幸免产生迟滞气泡的作念法没什么不同。

除了通过开垦环境规章本事来惩处颗粒物玷污问题外，瞄准问题省略是最令东说念主头疼的问题。

当电路图案层层重叠时，精准的重叠规章至关进击，以确保通孔（传输信号和电力的层间垂直相聚）正确对皆。NIL 工艺允许一定的回旋余步，但在纳米级使命意味着很容易发生对皆作假。举例，它们可能来自晶圆平整度和名义特征的变化、晶圆和掩模摈弃不精准以及压印过程中掩模方式的变形。为了最大汗漫地减少这种诬陷，佳能选择了一系列着实自动化的本事。这些本事包括严格规章操作温度、施加压电力来编削掩模方式变形，以及施加激光热量来膨大或松开晶圆并使其和掩模愈加对皆。

“咱们将这项私有本事称为高阶失真校正”，Iwamoto 说说念。“应用这项本事，咱们当今不错以 1 纳米级的精度重叠电路图案。”

NIL 的脚步与钤记宇宙

惩处了通盘这些问题后，佳能的工程师们发明了一种相对浮浅的光刻工艺。滥觞要制作一个主掩模。与其他光刻掩模一样，主掩模亦然通过电子束光刻蚀刻图案而制成的。主掩模包含要印刷的电路诡计的卓著图案，尺寸为 152.4 x 152.4 毫米，约为光刻不错坐褥的最大芯单方面积的 25 倍。

从这个主掩模不错制作出多个带有凹下图案的复制掩模。每个复制掩模不错坐褥多达 80 个批次，每个批次包含 25 个晶圆。因此一个复成品不错为 2，000 个晶圆制作一层电路。

为了证实 NIL 较低的领有资本，Iwamoto 将其与先进的氩氟化物浸没式光刻系统（EUV 光刻的前身，咫尺仍在平时使用）进行了比较，该系统用于产生 20 纳米宽的密集搏斗孔阵列。Iwamoto 暗意，关于交流的产量，以每小时 80 片晶圆 (wph) 的速率使命的 NIL 系统不错将领有资本裁减 43%。佳能的主义是 100wph 决议，通过进一步减少颗粒玷污、升迁光刻胶质料以及更动和优化 NIL 使命经由，每个复制掩模能够坐褥 340 个批次。Iwamoto 忖度，已矣这一主义后，与浸没式光刻比较，领有资本将下落到 59%。

早期选择者？

尽管具有潜在的上风，但要眩惑还是在主流 EUV 上过问巨资的竖立制造商在其运营中添加不同类型的光刻系统并非易事。

Hassanein 暗意：“畴前十年来，EUV 已成为主流本事。它克服了很多挑战，能够已矣高坐褥率，并有见识坐褥更小的图案。要是 NIL 念念要参与竞争，就需要加速坐褥智商，延迟模具寿命，改善颗粒和碎屑管束，并升迁产量。”

但滥觞，这项本事必须进入工场。Iwamoto 暗意，在收到来自日本和海外潜在客户的几份推敲后，他们正在进行磋磨并演示 NIL。佳能暗意，除了将第一个买卖系统运往德克萨斯电子讨论所外，Kioxia（原名东芝存储器）多年来一直在测试 NIL 系统，咫尺正在评估坐褥原型内存芯片的经由。

Iwamoto 还指出，佳能正在制定积极的 NIL 应用路子图。从 2028 岁首始，该公司经餬口产高辩别率掩模，以坐褥线宽 20 纳米、重叠精度 5 纳米的3D NAND 闪存。关于 DRAM，主义是线宽 10 纳米、重叠精度 2 纳米，而逻辑器件筹画达到线宽 8 纳米、重叠精度 1.6 纳米。要是这些主义能够在该时辰范围内已矣，同期升迁晶圆产量，NIL 可能会成为 EUV 的一个有眩惑力的替代决议，尤其是关于精度和资本效益至关进击的应用。

https://spectrum.ieee.org/nanoimprint-lithography

半导体杰作公众号推选

专注半导体范畴更多原创本体

宥恕环球半导体产业动向与趋势

*免责声明：本文由作家原创。著作本体系作家个东说念主不雅点，半导体行业不雅察转载仅为了传达一种不同的不雅点，不代表半导体行业不雅察对该不雅点赞同或支撑，要是有任何异议，宽待干系半导体行业不雅察。

今天是《半导体行业不雅察》为您共享的第3996期本体，宽待宥恕。

『半导体第一垂直媒体』

及时 专科 原创 深度

公众号ID：icbank

可爱咱们的本体就点“在看”共享给小伙伴哦乱伦故事